第二天一早，三個人又聚在了驗證室。
短路率72%，擊穿率50%，訊號延遲幾乎全覆蓋。
這些數字像一塊石頭，壓在三個人心裡。
這是技術災難。
但他心裡又有一團火，那5塊晶片，雖然延遲超標，但至少把短路和擊穿都避開了。
“8%的良率，72%的短路，50%的擊穿。”
諸葛彪把這三個數字寫在黑板上，筆跡很重，粉筆在黑板上劃出刺耳的聲音。
“還有訊號延遲，所有能用的晶片都有這個問題，只是程度不同。”
他放下粉筆，轉過身看著呂辰和錢蘭。
“按說，這是技術災難。咱們三個，可以收拾收拾，準備寫檢討了。”
錢蘭苦笑了一下。
呂辰沒說話，盯著黑板上的那幾個數字。
房間裡安靜了幾秒。
然後呂辰開口了：“但是，有5塊晶片，把短路和擊穿都避開了。”
他站起來，走到黑板前，在那三個數字旁邊畫了一個圈。
“5塊。這說明甚麼？”
諸葛彪看著他：“說明設計的底層邏輯是對的。”
“對。”呂辰點點頭，“底層邏輯是對的。只是工藝視窗太窄，或者版圖上有甚麼‘敏感點’，導致大多數晶片不合格。”
錢蘭眼睛亮了：“所以，還有救？”
“還有救。”呂辰說，“但得先找到問題在哪。”
他拿起粉筆，在黑板上寫下三個詞：
物理層——短路
材料層——擊穿
時序層——延遲
“咱們把問題按這個分層拆解。”他用粉筆點著那三個詞，“一層一層查，一層一層找原因。”
諸葛彪看著黑板，若有所思：“物理層是硬傷，電流走錯了路。材料層是內傷，材料本身被破壞了。時序層是暗疾，電路跑慢了。”
“對。”呂辰說，“先查物理層，再查材料層，最後查時序層。一步一步來。”
錢蘭翻開筆記本：“那先從短路開始？”
呂辰點點頭：“先從短路開始。”
短路，是物理層的硬傷。
意味著晶片內部的金屬連線，該斷的地方沒斷，不該連的地方連上了。
電流走錯了路。
三人來到驗證室，把那41塊短路的晶片拿出來，擺在實驗臺上。
一排排黑色的小方塊，像41座沉默的墓碑。
呂辰拿起一塊，插進測試板，用萬用表測電源和地之間的電阻。
零。
他把晶片取下來，換一塊，還是零。
再換，零。
一連測了10塊，全是零。
但這次，他不只是測電阻，他還把萬用表的兩個表筆，分別紮在晶片不同區域的電源和地引腳上。
左手邊的電源和左手邊的地，測一下。
右手邊的電源和右手邊的地，測一下。
上邊的，下邊的，中間的……
一塊晶片，測了十幾個點。
諸葛彪和錢蘭在旁邊看著，誰也沒說話。
測完第10塊，呂辰抬起頭。
“不是全片短路。”他說，“短路只集中在幾個區域。”
他在一張紙上畫了一個晶片的簡圖，然後在左下角畫了一個圈。
“這裡，暫存器堆的位置。幾乎所有短路的晶片，這個區域都是短路的。”
錢蘭湊過去看：“暫存器堆……那是版圖密度最高的地方。”
呂辰心裡一動：“密度太高，工藝波動導致金屬橋接？”
“有可能。”諸葛彪說，“五微米工藝，線條寬度五微米，間距也是五微米。如果版圖上某一片區域密密麻麻全是線，光刻的時候，稍微有點偏差，兩條線就可能挨在一起。”
他拿起一塊廢品，放到顯微鏡下，沿著電源匯流排，一點一點看過去。
看得很慢，很仔細。
看了十幾分鍾，他直起腰，搖了搖頭。
“沒看到明顯的毛刺或凸起。”他說，“不是那種不該連的線被連上了。”
錢蘭皺起眉頭：“那是甚麼問題？”
呂辰想了想：“形態都一樣？”
諸葛彪愣了一下：“甚麼意思？”
“我是說，這四十一塊短路的晶片，短路的形態是不是都一樣？”呂辰說，“如果每一塊短路的位置都一樣，那就是設計問題。如果位置隨機分佈，那就是工藝問題。”
諸葛彪眼睛亮了。
他拿起幾塊廢品，用探針臺一個一個測，把短路的位置標出來。
一個小時後，結果出來了。
41塊晶片，短路的區域幾乎完全一致——都在暫存器堆的同一個位置，那兩條電源線和地線之間。
“設計規則問題。”諸葛彪放下探針，長嘆一口氣，“那兩條線的間距，理論上是夠的。但實際工藝有偏差，只要稍微過刻蝕一點點，就連上了。”
錢蘭在旁邊畫了一個示意圖：“就是說，咱們畫版圖的時候，把這兩條線放得太近了？在圖紙上看著沒問題，但真正做出來，就有風險。”
“對。”諸葛彪說，“這叫‘工藝視窗太窄’。理想狀態下，5微米間距是安全的。但實際生產中，光刻機有誤差，刻蝕有誤差，溫度有波動，只要有百分之幾的偏差，就短路了。”
呂辰看著那張示意圖，沉默了幾秒。
設計規則問題。
這就是說，不是工藝不行，是版圖畫得不夠好。
有救。
呂辰站起來，“用顯微鏡看。”
呂辰把一塊短路的晶片放在載物臺上，調好焦距，眼睛湊到目鏡上。
視野裡，是密密麻麻的金屬走線，橫平豎直，整整齊齊。
他沿著電源匯流排，一點一點地看。
從晶片的左邊，看到右邊。從上邊，看到下邊。從電源引腳，看到地引腳。
沒有。
沒有發現明顯的“毛刺”或“凸起”。
那些不該連的線，並沒有連上。
“怪了。”他直起腰，揉了揉眼睛，“看不出問題。”
諸葛彪湊上去看，也看了半天，同樣搖搖頭：“確實沒有明顯的短路點。”
錢蘭想了想：“會不會是過刻蝕？”
“過刻蝕？”呂辰看著她。
“對。”錢蘭說，“光刻的時候，曝光時間太長，或者顯影時間太長，該留下的線條被刻掉了，不該留下的線條反而留下了。但那個‘不該留下的線條’，可能細得肉眼看不見。”
呂辰點點頭：“那就不是顯微鏡能看出來的了。”
他沉默了幾秒，然後說：“但有一個規律，所有短路的晶片，形態都一樣，都集中在暫存器堆。這說明不是隨機缺陷，是設計規則問題。”
諸葛彪懂了：“你是說，那兩條線的間距，在理論上是夠的，但實際工藝有偏差。只要稍微有點過刻蝕，就會連上？”
“對。”呂辰說，“這是版圖的問題，不是工藝的問題。”
錢蘭在筆記本上記下來：“建議檢查暫存器堆區域的版圖，看看有沒有間距剛好卡在設計規則下限的地方。”
呂辰點點頭。
短路的問題，暫時查到這裡。
接下來，是擊穿。
擊穿比短路更可怕。
因為它意味著材料本身被破壞了。
電流太大，電壓太高，把晶片內部的電晶體燒壞了。
就像雷劈過一樣，留下一個焦黑的坑。
“這個難查。”諸葛彪說，“擊穿點在晶片內部，用顯微鏡看不見。”
呂辰想了想：“那就剝開來看看。”
“剝開？”
“破壞性物理分析。”呂辰說，“用發煙硝酸煮開封裝，把晶片露出來。然後用層剝法，一層一層腐蝕掉鈍化層、金屬層。每剝一層，就用顯微鏡看一次。”
錢蘭吸了一口冷氣：“那不是把晶片毀了？”
“反正已經擊穿了，留著也沒用。”呂辰說，“與其扔掉，不如看看裡面到底發生了甚麼。”
諸葛彪點點頭：“有道理。找到那個擊穿點，就能知道是工藝問題還是設計問題。”
他頓了頓，又說：“但咱們這兒沒有發煙硝酸，也沒有層剝的裝置。要做這個，得去真空所。”
“對。”呂辰點頭，“正好利用他們的掃描電鏡驗證機，雖然解析度還不夠高，但看擊穿點應該夠了。而且他們有化學腐蝕的裝置，專門做材料分析的。”
說做就做，三人把晶片裝回箱子。
一路頂風冒雪，兩個小時後，來到了真空所。
報過門衛登記，顧贇把三人帶到電鏡實驗室，文昭南教授聽說三人的來意，立即讓劉建軍和李敏華開始準備。
不一會兒，劉建軍端著一個棕色的玻璃瓶過來，發煙硝酸就裝在瓶裡，瓶口冒著淡淡的黃煙。
李敏華戴上橡膠手套，按照呂辰的要求，把一塊擊穿的晶片放進一個特製的燒杯裡，倒上發煙硝酸。
燒杯下面點著酒精燈，加熱。
硝酸沸騰起來，冒著黃色的煙霧，刺鼻的氣味瀰漫在整個房間裡。
十幾分鍾後，黑色的環氧樹脂封裝開始軟化，脫落，露出裡面銀灰色的晶圓。
她用鑷子把晶圓夾出來，放在電鏡的物鏡臺下。
文昭南教授親自操作，電子槍啟動，一番除錯後。
“成了！”
呂辰三人湊過去觀看。
“有坑。”
顯微鏡下，晶圓表面確實有一個微小的熔坑，像被雷劈過的小坑，周圍還有一圈燒焦的痕跡。
“座標。”錢蘭掏出一張版圖。
諸葛彪用刻度尺，讀出熔坑的座標。
錢蘭在版圖上找到那個位置。
“是電晶體的柵氧化層。”她說。
三個人對視一眼。
又是集中在同一個區域。
李敏華又煮了幾塊擊穿的晶片。
結果都一樣，熔坑都在柵氧化層上，位置略有差異，但都在電晶體區域。
“不是測試問題。”他說，“如果是靜電打壞的，熔坑應該隨機分佈，不會都集中在柵氧化層。”
錢蘭點點頭：“也不是工藝問題？如果是工藝問題，那應該是隨機缺陷，不會每一塊都打在柵氧化層上。”
呂辰想了想：“那就是設計問題。那個區域的電晶體，尺寸太小了。”
他指著版圖上的某個位置：“你看，這裡的電晶體，柵長和柵寬都是設計規則允許的最小值。如果工藝有波動，實際做出來的電晶體比設計的還小，電場強度就會增大，超過材料的擊穿閾值。”
諸葛彪點點頭：“有道理。柵氧化層就那麼薄，電壓一高，就打穿了。”
“得改版圖。”錢蘭在筆記本上記下來，“加大電晶體的尺寸，留出足夠的餘量。”
呂辰看著那幾塊煮開的晶片，心裡有些沉重。
擊穿，意味著材料被破壞，意味著那幾萬伏的電壓，在晶圓上留下了永遠無法癒合的傷口。
但至少，找到了原因。
謝過文教授，拒絕了顧贇的吃飯邀請，三人一路風風火火的又回到紅星軋鋼廠。
到食堂找到何雨柱，下了三碗熱湯麵，匆匆吃完，又來到驗證室。
下一個，延遲。
三個人來到驗證臺前。
那五塊能用的晶片，還插在插座上。
諸葛彪接上示波器，把探頭點到某個輸出腳上。
螢幕上，波形穩定地跳動著。
頻率，比設計值低了百分之十五。
“延遲。”他說，“所有五塊都有這個問題。”
錢蘭看著螢幕上的波形：“不是個別晶片的問題，是普遍現象。”
“那就不是工藝波動。”呂辰說，“如果是工藝波動，應該有的快有的慢。現在五塊都慢，說明是設計問題。”
諸葛彪想了想：“測一下關鍵路徑的延遲。”
他從實驗臺下面拿出一堆元件，開始搭一個最簡單的環形振盪器。
把晶片上的奇數個反相器首尾相連，輸出直接反饋到輸入，就會自己振盪起來。
振盪頻率，直接反映電晶體的開關速度。
十幾分鍾後，環形振盪器搭好了。
諸葛彪接通電源，示波器上立刻出現了一串波形。
頻率，比設計值低了百分之二十。
“這麼低？”錢蘭皺起眉頭，“電晶體的開關速度，比預期慢了這麼多？”
呂辰盯著螢幕上的波形，腦子裡飛快地轉著。
“不是閾值電壓漂移。”他說，“如果是閾值電壓漂移，波形應該不穩定。但現在波形很穩定，只是慢。”
諸葛彪點點頭：“那就是物理引數有問題。要麼是氧化層太厚，導致柵電容過大；要麼是摻雜濃度不對，導致載流子遷移率太低。”
錢蘭拿起萬用表，開始測時鐘電路。
測了幾分鐘，她抬起頭：“時鐘電路沒問題。晶振給的頻率是對的，分頻器出來的頻率也是對的。”
“那就是邏輯閘本身的延遲。”呂辰說，“某個關鍵路徑上，門的級數太多，或者某個門的驅動能力不夠。”
諸葛彪拿起筆，在紙上畫了一個簡圖。
“咱們的設計裡，關鍵路徑是這條：從暫存器讀資料，經過ALU運算，再寫回暫存器。”他用筆點著幾個點，“這裡，這裡，還有這裡，都是級數比較深的地方。”
錢蘭看著那張圖：“如果中間某個門的延遲太大，整個路徑的延遲就會超標。”
“能定位到具體是哪個門嗎？”呂辰問。
諸葛彪想了想：“用示波器，沿著關鍵路徑一級一級測。看訊號從輸入到輸出，每一級花了多少時間。”
三個人開始動手。
示波器的探頭，一點一點往前移。
第一級，正常。
第二級，正常。
第三級，開始有延遲。
第四級，延遲更大了。
第五級，到了極限。
“在這裡。”諸葛彪指著圖紙上的一個點，“這個與非門，延遲是其他門的兩倍。”
錢蘭湊過去看：“這個門的尺寸，是不是設計得太小了？”
呂辰翻開版圖，找到那個與非門的位置。
“確實小。”他說，“這個門的寬長比，只有其他門的一半。”
三個人沉默了幾秒。
問題找到了。
不是工藝不行，不是材料不行，是電路設計的時候，某個門畫得太小了。
驅動能力不夠，訊號爬升慢，導致整個關鍵路徑的延遲超標。
“有救。”諸葛彪說，“把這個門的尺寸加大，重新流片。”
錢蘭在筆記本上記下來：“關鍵路徑上的驅動門，尺寸統一加大50%。”
呂辰看著那張版圖，長長地吐了一口氣。
72%的短路率，50%的擊穿率，100%的延遲超標。
但至少，每一層的問題，都找到了原因。
短路，是版圖密度太高，兩條線放得太近。
擊穿，是電晶體尺寸太小，電場強度太大。
延遲，是關鍵路徑上的門驅動能力不夠。
不是根本性的設計錯誤，只是細節沒做到位。
有救。
“行了。”他站起來，活動了一下僵硬的脖子，“接下來，改版圖，改設計，再流片。”
諸葛彪苦笑：“再來一輪？”
“再來一輪。”呂辰說，“這一輪，咱們把這些問題一個一個解決掉。下一輪流片，良率起碼能到30%。”
錢蘭合上筆記本，看著那五塊還在工作的晶片。
它們在驗證臺上安靜地執行著，驅動著那個小小的脈衝電機，一格一格地轉動。
“這5塊，雖然是殘次品。但它們證明了一件事，”她頓了頓，聲音裡帶著一絲笑意：“咱們的設計，能跑起來。”
諸葛彪也笑了：“對。能跑起來，就說明路走對了。剩下的，就是修修補補。”
呂辰走到窗邊，推開窗戶。
窗外明月高懸，又是夜深人靜時。